LIGHT EMITTING ELEMENT ARRAY

Publication number: JP2092650 (A)

Publication date:

1990-04-03

] JP2784010 (B2)

Also published as:

Inventor(s):

KUSUDA YUKIHISA; TONE KIYOSHI; YAMASHITA KEN; TANAKA SHUHEI +

Applicant(s):

NIPPON SHEET GLASS CO LTD +

Classification:

- international:

B41J2/44; B41J2/45; B41J2/455; G09G3/32; H01L33/00; B41J2/44; B41J2/45; B41J2/455;

G09G3/32; H01L33/00; (IPC1-7): B41J2/45;

B41J2/455; G09G3/32; H01L33/00


- European:

Application number: JP19880246629 19880930 **Priority number(s):** JP19880246629 19880930

Abstract of **JP 2092650 (A)**

PURPOSE:To simplify manufacturing steps by connecting second conductivity type semiconductor control electrodes in contact with first conductivity type semiconductor of a light emitting element to which a bias voltage is applied therebetween by resistance elements.

CONSTITUTION: Assume that a transfer clock phi3 shows a high level and a light emitting thyristor T(0) is turned ON. In this case, the base of an NPN transistor Tr 2 (0) is set to a potential at which ON current of the T(0) can flow, this potential is transmitted to the bases of NPN transistors Tr2(-1), Tr2(1) of the adjacent T(-1), T(1) through a connecting resistor RL, and the base currents flow. Next clock pulse phi1 of the pulse phi3 is applied to the T(1), T(-2).; Since the ON voltages respectively attain the values of ON voltage Vs(1), Vs(-2), if the high level voltage of the clock pulse is set between the ON voltages Vs(1) and Vs (-2), only the T(1) can be turned ON. If the phi1, phi2, phi3 are so set as to be superposed at the high level, the ON state light emitting elements are sequentially transferred. Thus, the light emitting element arrays are connected therebetween by the resistor to simply manufacture it in simple manufacturing steps.



Data supplied from the espacenet database — Worldwide

⑪特許出願公開

◎ 公開特許公報(A) 平2-92650

®Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)4月3日

B 41 J 2/45 2/455

7612-2C B 41 J 3/21

L×

審査請求 未請求 請求項の数 1 (全11頁)

②特 顧 昭63-246629

@出 顧 昭63(1988)9月30日

@発明者 楠田 幸久 大阪府大阪市東区道修町4丁目8番地 日本板硝子株式会

社内

@発 明 者 刀 根 潔 大阪府大阪市東区道修町4丁目8番地 日本板硝子株式会

社内

⑩発 明 者 山 下 建 大阪府大阪市東区道修町4丁目8番地 日本板硝子株式会

社内

社内

闭出 題 人 日本板硝子株式会社 大阪府大阪市東区道修町4丁目8番地

@代理人 弁理士 大野 精市

最終頁に続く

明短音

1. 発明の名称

発光素子アレイ 2. 特許請求の範囲

(1) しきい電圧をもしくはしきい電流を制御するための制御電極を有する積層半導体型発光素子を多数個、一次元、二次元、もしくは5 次元的に配列し、各発光素子の制御電極を、近傍に位置する少なくとも2つの発光素子の制御電極と00にで電気的手段にて接続した3ットワーク配線を形成し、各発光素子に、外部から電圧もしくは電流を印加させるクロックラインを接続した発光素子アレイであって、

該電気的手段が、 該発光素子の、 バイアス 電圧が印加される第 1 導電型半導体に接する第 2 導電型半導体制御電極間を抵抗素子を用いて接続したものであることを特徴とする発光素子アレイ。

3. 発明の詳細な説明

【産業上の利用分野】

本発明は、 例えば発光素子を同一基板上に集積

した、 発光素子アレイへの自己走査機能の付与に 関するものである。

【従来の技術】

発光素子の代表的なものとしてLED(Light Emilting Diode)及びLD(Laser Diode)が知られている。

LEDは化合物半導体(GaAs、 GaP、 AIGaAs等)のPNまたはPIN接合を形成し、 これに週方向電圧を加えることにより接合内部にキャリアを注入し、その再結合の過程で生じる発光現象を利用するものである。

またLDはこのLED内部に導液路を設けた構造となっている。 あるしきい値電流以上の電流をながすと注入される電子・正孔対が増加し反転分析状態となり、誘導放射による光子の増倍(利得)が発生し、 へき間面などを利用した平行な反射鏡で発生した光が再び活性層に帰還されレーザ発振が起こる。 そして導波路の端面からレーザ光が出ていくものである。

これらLED、 LDと同じ発光メカニズムを有

する発光素子として発光観能を持つ負性抵抗紧子 (発光サイリスタ、レーザサイリスタ等)も知られている。 発光サイリスタは先に述べたような化合物半導体でPNPN構造を作るものであり、シリコンではサイリスタとして実用化されている(青木昌治福祉、「発光ダイオード」工業調査会、pp167~169参照)。

そこで発明者らは発光索子アレイ自身に自己走 強機能をもたせることにより、 先に挙げたワイヤボンディングの数の問題、 駆動 I C の問題、 コンバクト化、 短ビッチ化の問題を 解決する発明を行なった (特願昭63-65392、 「発光素子アレイとその駆動方法」)。 この先の発明の内容を以下簡単に記す。

先の発明の主旨は、発光素子のターンオン電圧 または電流が、べつの発光素子の ON 状態によっ .. またこの 発光 サイリスタは外 部 から光を入射する ことによりその しきい 電圧が低下することが 知ら れている。

さらにこの発光サイリスタの中に導波路を設け L D.とまったく同じ原理でレーザサイリスタを形成する事もできる(田代他、 1 9 8 7 年秋応用物 理学会講演、番号18p・ZG・10)。

これらの様な発光素子、特にLEDは化合物半 導体基板上に多数個作られ、切断されて一つづつ の発光素子としてパッケージングされ販売されている。また密着イメージセンサ用及びブリンタ用 光環としてのLEDは一つのチップ上に複数個の LEDを並べたLEDアレイとして販売されてい

一方密着形イメージセンサ、 LEDブリンタ等では読み取るボイント、 書き込むボイント を指定するため、 これら発光素子による発光点の走査機能 (光走査機能) が必要である。

しかし、 これらの従来の発光素子を用いて光走査を行うためには、 LEDアレイのなかに作られ

て影響を受けるよう、 即ち、 相互作用をするよう 構成することにより発光の自己走変機能を実現す ることである。

第12図に先の発明の実施例の第1の例を示す。
これは発光器子として先に述べた発光サイリスタを用い、発生した光の一部が臍接する発光サイリスタに入射するよう構成したもので、光が入った発光サイリスタのON電圧が低下する現象を利用するものである。今転送クロックバルスゆっがハイレベルをお、たかでである。これから自己走査を行なうことができる。これから自己走査を行なうことができる。これから自己走査を行なうことができる。これから自己走査を行なうことができる。これから自己走査を行なうことができる。これから自己走査を行なってとかできる。これから自己走査を行なってとかできる。

第 1 3 図に第 1 2 図の構成のデバイス構造を示す。 N 形 G a A s 基板上に P 形 (2 3)、 N 形 (2 2)、 P 形 (2 1) からなる 発光サイリスタを設け、 それぞれの P 形 (2 1) 層に接触した電極 (4 0) に転送クロックラインを接続した構成とな

っている。動作は先に説明した通りである。

第14回に先の発明の実施例の第2の例を示す。 第11回に示した三端子サイリスタのゲート端子RL、RLをお互いに接続した構成である。 今転送クロックバルス φ 3 がハイレベル 電圧となり発光サイリスタ T(0)が ON 状態になっているとする。 このときノード G 3 はほぼ零ポルトとなっている。 すると抵抗ネットワークから電流が流れ、発光サイリスタ T(0)に近いノードが最も電圧が引き下げられ、 離れていくほど影響は少なくなる。 次の転送クロック φ 1 にハイレベル 電圧が加わると発光サイリスタ T(1)と T(-2)が ON 可能となるが、 ノードG 1のほうがノード G -2 より 低い電圧となっているため、発光サイリスタ T(1)のみを ON させることができる。 これから自己走査を行なうことができる。

第 1 5 図に第 1 4 図 の 構成 の デバイス 構造 を示す。 N 形 G a A s 基 板 上 に P 形 (2 3)、 N·形 (2 2)、 P 形 (2 1) か ら なる 発 光 サ イ リス タ を 設け、 それ ぞれの P 形 (2 1) 層 に 接触 した 電 優 (

本発明は電気的手段により接続する方法を改良し、 電気的手段により接続する方法によっても、 簡単な製造工程にて製造することを可能とするものである。

発達方法を簡単化するための手段として、 先の 発明の例で示したような発光素子のクロックラインの接続された第1項電形半導体に接する方法を抵抗 電型半導体(前記例ではN形ゲート電極)間を抵抗 抗R、 R」を介して電気子のバイアス電圧が印施 される第2項電型半導体に接する第1項電性が印施 される記例ではP形ゲート電極)間を抵抗で移動に接続する。 は、接続期抵抗を発光素子のがよる。 とのに対するは、接続用抵抗を発光素子のが用するよう構成したものである。 これにより 数遣がある。 これにより はたらに好ましくは、接続用抵抗を発光素子の が用するよう構成したものである。 これにより 数遣方

本発明は、 しきい 電圧 もしくはしきい 電流を制御するための制御電極を有する積層半導体型発光 要子を多数個、 一次元、 二次元、 もしくは三次元 40) に転送クロックラインを接続し、またそれぞれのN形(22) 履に接触したゲート電極(41)をRi、 Riでお互いに接続した構成となっている。この動作は第14回と全く同じである。

以上簡単に説明した先発明により、 ワイヤボンディングの数の問題、 駆動 I C の問題、 コンパクト化、 短ピッチ化の問題等を解決することが可能となった。

[発明が解決しようとする課題]

第12図、第13図の様成例(光結合による方法)ではゲート電極を設ける必要がなく構造が簡単で、簡単な製造工程で製造できる。 しかしながら第14回、第15回に示した構成例(電気的技術による方法)ではゲート電極を設ける必要があること、及び抵抗Rに、Riを設けこれらを互いに内部配線する必要がある等、構造が比較的複雑で製造工程も複雑となっている。 このため電気的接続による方法では製造コストが比較的高くなるという問題点があった。

【課題を解決するための手段】

的に配列し、各発光素子の制御電極を、近傍に位置する少なくとも2つの発光素子の制御電極と互いに電気的手段にて接続したネットワーク配線を形成し、各発光素子に、外部から電圧もしくは電流を印加させるクロックラインを接続した発光素子の、バイアス電圧が印加される第1項電型半導体に接する第2導電型半導体制御電極間を抵抗素子を用いて接続したものである。

本発明に使用する積層半導体型発光繁子としては、しきい電圧もじくはしきい電流が外部から制御可能な素子、例えばP導電形半導体領域及びN導電形半導体領域を複数積層した負性抵抗を有する発光素子、を用いることができる。

また、 譲抵抗素子と して 該発光素子を形成する 第1または第2 導電型半導体層を用いると、 製造 方法をより 簡略化できるので好ましい。

【作用】

本 発明 で は、 発光素子のパイアス電圧が印加される第 1 導電型半導体に接する第 2 導電型半導体

(ゲート電極) 間を抵抗案子で接続しているため、 ON した発光素子から電気的手段にて接続された 発光素子へ電流が流れ込み、電気的手段にて接続 された発光素子のしきい電圧を低下し、ON 状態 転送(自己走査)の引金を形成する。

さらには、 該抵抗素子として発光素子の第2球電型半導体層(ゲート層)を使用できるため、 実施例にて詳細に説明するようにより簡単な製造工程で自己走査可能な発光素子フレイ製造することが可能となる。

【実施例】

<実施例1>

実施例 1 の原理の等価回路 図を第 1 図に示す。
これは発光しきい 電圧、 電流が外部から制御できる発光素子の一例として、 最も 標準的な三端子の発光サイリスタを用いた場合を表している。 発光サイリスタ T (-2) と 一列に並べられた様 成となっている。 各発光サイリスタはトランジスタ T r1は P N P トランジスタであり、トラン

しかし接続抵抗 R 、 が大きければ、 N P N トランジスタ T r 2(-1)、 T r 2(1)の ベース 電流が接続抵抗 R 、 により 制限され、 N P N トランジスタ T r 2(-1)、 T r 2(1)の電流 駆動能力は低下する。 N P N トランジスタ T r 2(-1)、 T r 2(1)よりさらに 遠方に 位置する N P N トランジスタ T r 2(-2)、 T r 2(2)の ベース 電流はさらに小さくなり、 これらの電流駆動能力はもっと低下することになる。

このNPNトランジスタT r2のベース電流量、即ち電流駆動能力が大きくなると発光サイリスタのON電圧が低下することが知られている。 第2四にその様子を示す。 債額がアノード電圧(PNPトランジスタT r1のエミッタ電圧)であり、 縦軸がアノード電流である。 ここで、 ON電圧 V sは外部から全く影響のない場合のON電圧であり、ON電圧 V s(1)は発光サイリスタT(1)の、ON電圧を表わす。 ON 状態を意地するために必要な最小電流はホールド電流V hと呼ばれる。ONしている発光サイリスタT(0)に最も近い発光サイリスタT(-1

ジスタT r 2 は N P N ト ランジスタである。 発光サイリスタ間の接続用抵抗R L は N P N ト ランジスタT r 2 の ベース間に接続される。 各単体発光サイリスタのアノード 電極に、 3 本の転送クロックライン (' o i 、 o 2 、 o 3) が 順次繰り返していっぽんづつ接続される。 クロックラインには、 クロックラインの電波制限用抵抗 R e が B けられる。

動作を説明する。 まず転送クロックの2がハイレベルとなり、 発光サイリスタT(0)が 0 N しているとする。 この時、 N P N トランジスタT(2(0)のベースは発光サイリスタT(0)の 0 N 電流を流せる電位に設定されている。 この電位が接続抵抗 R 1を通じて隣接する発光サイリスタT(・1)、 T(1)の N P N トランジスタT(2(-1)、 T(2(1)のベースに伝達され、 これらのベース電流が流れる。 但し転送クロックラインの1、 の2がローレベルである限り発光サイリスタT(-1)、 T(1)は 0 FF 状態のままである。 さてこの接続抵抗 R 1が小さければ N P N トランジスタT(2(-1)、 T(2(1)は発光サイリスタT(0)の 0 N 電波と同じ電流を流す能力を持っている。

)、T(1)は上に述べた理由でON電圧が低下し、ON電圧Vs(1)になる。次に近い発光サイリスタT(-2)、T(2)はベース電流の影響が小さくON電圧Vs(-2)となる。

さて第1図においてクロックパルスø 3の次のクロックパルスø 1は発光サイリスタT(1)、 T(-2)に印加される。これらの O N 電圧は上に述べた理由からそれぞれ O N 電圧 V s(1)、 V s(-2)の値となっているため、クロックパルスのハイレベル電圧を O N 電圧 V s(1)、 V s(-2)の間に設定しておくと発光サイリスタT(1)のみを O N させることができる。これから各クロックパルスø1、 ø2、 ø3をそのハイレベルが互いに重なりあうように設定しておくと、 O N 状態発光素子が順次転送されていくことになる。これから自己走査可能な発光素子アレイを実現することができる。

以上より本実施例では発光業子間を接続する抵抗が1つで済み、これから簡単な製造工程にて形成できることがわかる。

本実施別では転送クロックバルスが3相の場合

で動作を説明したが、3相以上であってももちろん動作する。さらに第1図では発光素子を一列に並べているが、配列を直接にする必要はなく、応用によって蛇行させてもよいし、途中から二列以上に増やすことも可能である。またこの説明では発光サイリスタに限定して説明したが同様な機能を持つデバイスであればこれに限られず何であっても良い。

本発明の別の実施例でも説明するが、発光素子としてレーザサイリスタであってもよい。この駆動方法は発光素子を単体部品で構成してもよく、また次の実施例で示すようになんらかの方法により集積化してもよい。

< 実施例2 >

実施例 1 では等価回路を示し説明したが、実施別 2 では実施例 1 を集積化して作成する場合の構成について説明するものである。 本実施例の要点は電気的結合を行なうための接続用抵抗を免光素子の一部を利用して設けることにより、 発光サイリスタと同じ工程で、 抵抗索子まで形成すること

を示し、そのまわりの部分はP形半導体層(23)を示している。この構造においてP形半導体層(23)には切込み(55)が形成されている。これは実施例1にて説明した接続抵抗RLの値を変化させるためのもので、切込み(55)を大きく取れば接続抵抗RLは大きくなる。従って本実施例では接続抵抗RLを自由に変化させ、最適化させることが可能となる。

本実施例の構成は実施例 1 (第 1 図)に示した 等価回路と全く間じ構成であり、全く同じ動作を する。従って、転送クロック が、 が2、 が3のハイ レベル電圧を順番に互いに少しづつ重なるように 設定すれば、発光サイリスタの O N 状態は順次転 送されていく。即ち、発光点が順次転送される。

以上より本実施例ではゲート電極を設ける必要がなく、かつ発光素子同を接続する抵抗が1つで 済み、さらには接続抵抗Riを発光素子を構成する 半導体層にて形成できる。これから簡単な製造工程にて形成できることがわかる。 のできる構造にある。

本発明の構造断面概念図を第3図に示す。 接地されたN形GaAs基板(1)上にN形半導体層(24)、P形半導体層(23)、N形半導体層(22)、P形半導体層(21)の各層を形成する。そしてホトリソグラフィ等及びエッチングにより、各単体発光雲子T(-2)~T(2)に分離する(分離構(50))。

N形 G a A s 基板 (1) はこのサイリスタのカソードとして働き接地される。 各単体発光素子のアノードとなるP形半導体層 (2 1) には転送クロックラインが、 が a がそれぞれ 2 素子おきに接続される。 この様成において特徴はサイリスタを構成するP形半導体層 (2 3) が各素子を通して接続されていることである。 このP形半導体層(2 3) の内部抵抗が実施例 1 の第 1 図に示した接続抵抗 R L となる。

第4回に構造平面概念図を示す。 これは第3回を上からみた図となっている各発光素子 T (・2)~T (2)において内側の四角形は P 形半導体層 (2 1)

本実施例では転送クロックパルスとして、 ø i、 ø i の 3 相を想定したが、 より安定な転送動作を求める場合にはこれを 4 相、 5 相と増加させ

また本実能例では発光サイリスタの構造を最も 簡単な場合について示したが、 発光効率を上げる ために、より複雑な構造、層構成を導入すること も本発明の範囲に含まれる。 その具体的な例とし てダブルヘテロ構造の採用が挙げられる。 一例を 第16 図に示す (田代他1987年春応用物理学 会請演、 番号28p-ZE-8)。 これはN形GaAs基板 上に 0. 5 μ m の N 形 G a A s 層 を 積 み、 そ の 上 に バ ンドギャップの広いN形AIG aAsを1μm、P形 G a A s層を 5 nm、 N 形 G a A s層を 1 μm、 バンドギ ャップの広いP形AIG a A sを 1 μm、 そして取り 出し電極とのオーミック接触をとるためのP形G a A s層を 0。 1 5 μ ■積層 した構成である。 発光層 は間に挟まれた、 1 μ mの N 形 G a A s層である。 こ れは往入された電子、 正孔がパンドギャップの狭 い GaAs層に閉じ込められ、 この領域で再結合し

発光する。

またここではPNPNのサイリスタ構成を例に 説明したが、この電位を検知し、しきい電圧が低 下し、これを利用して転送動作を行わせるという 権成は、 PNPN構成のみに限られず、 その機能 が達成できる素子であれば特に限定されない。 例 えば、PNPN4層構成でなく、 6層以上の構成 でも同様な効果を期待でき、まったく同様な自己 走査機能を達成することが可能である。 さらには 静電誘導(SI)サイリスタまたは電界制御サイ リスタ(FCT)と呼ばれるサイリスタを用いて もまったく同様であり、 本考案に含まれるもので ある。 このSIサイリスタまたはFCTは電流ブ ロックとして働く中央のP形半導体層を空乏層で 置き換えた構造となっている(S. M. Sze 若、Ph ysics of Semiconductor Devices. 2nd Edition pp238-240).

< 実施例3 >

実施例3を第5回、第6回に示す。 この実施例は実施例2の、より現実的な構造を示したもので

ための切込み溝である。本断面図では示していないが接続用抵抗RiはP形半導体層(23)(この例ではGaAs層)を用いている。 絶縁層(30)は、アノード電極(40)と各半導体層との電気的分離を行なっている。 この絶縁層(30)の材質として発光素子間の光分離という意味で本発光素子間の光分離という意味で本発光素子が望ましい。 またはこの層を複数の層からなるを順度とし、 絶縁機能を持たせた場合、 光が外部に取り出せるように窓部を別に設けておく必要がある。 層間絶縁層(31)はアノード電極(40)とクロックラインとの絶縁分離を行なう。

本実能例 3 の 製造工程を説明する。 まず N 形 G a A s 基 板 (1) 上に N 形 G a A s 層 (2 4 b)、 N 形 A 1 G a A s 層 (2 4 b)、 N 形 G a A s 層 (2 3)、 P 形 G a A s 層 (2 3)、 N 形 G a A s 層 (2 1 b)、 P 形 G a A s 層 (2 1 b)、 P 形 G a A s 層 (2 1 a) の 各 層 を 順 次 形 成 する。 そして分 離 構 (5 0) を 形 成 し、 発 光 素 子 間 の 分 離 を 行 な う。 次 に 切込 み 構 (5 5) を 形成 し、 接

. ある。 第5 図に本実施例の平面図を、第6 図に第5 図の X - X 'ラインの断面図を示す。

平面図第5図について説明する。 転送クロックラインのに、の2、の3はスルーホールC2を通して下にあるアノード電極(40)に接続される。 このアノード電極(40)はコンタクト孔C1を通して各発光素子のP形半導体層(21 a)に接続される。 各発光素子T(-2)~T(2)に於て、四角形のP形半導体層(21 a)の外側に描かれているのはP形半導体層(23)である。 この層は実施例2で述べたように切込み(55)が刻まれ、接続低抗R、が最適化できるよう構成されている。

断面図第6図について説明する。 発光素子はN 形 G a A s 基 板上に N 形 G a A s 層 (2 4 b)、 N 形 A I C a A s 層 (2 4 a)、 P 形 G a A s 層 (2 3)、 N 形 G a A s 層 (2 2)、 P 形 A I G a A s 層 (2 1 b)、 P 形 G a A s 層 (2 1 b)、 P 形 G a A s 層 (2 1 a) の 各 層 を 形 成 す る。 そ し て ホ ト リ ソ グ ラ フィ 等 及 び エ ッチ ン グ に よ り、 各 単 体 発 光 素 子 に 分 戧 す る (分 栽 構 (5 0))。 ま た 構 (5 5) は 接 洗 用 抵 抗 R L の 値 を 変 化 さ せ る

統抵抗R、の形成を行なう。 絶縁膜 (30) を形成
 し、コンタクト孔 (C1) を設ける。 電極 (40)
 を形成する。 層間絶縁膜 (31) を形成して、スルーホール C2を設け、 クロックライン電極がい、
 ゆ 2、 ・ ゆ 3 を形成する。 以上の工程により本実施例
 3 の構造が完成する。

以上より本実施例ではゲート電極を設ける必要がなく、かつ発光素子間を接続する抵抗が1つで済み、さらには接続抵抗RLを発光素子を構成する 半導体層にて形成できる。ごれから間単な製造工程にて形成できることがわかる。

この工程の順序は必ずしも上記のとおりである必要はなく、例えば分離 構 (5 0) と切込み 満 (5 6) の形成順序が逆転していてもよい。 また第4 図の上にさらに 近光性絶縁膜を設け、 信頼底を向上させるように してもよい。 さらには発光素子上の絶縁膜が厚くなり光透過率が低下することを嫌うなら、 発光素子の上部絶縁膜の一部または全部をホトエッチング等の方法により 除去してもよい。またここでは半導体層として G a A s、 A I G a

Asを用いたが、これに限らず他の半導体を用いても良い。

<実施例4>レーザへの応用

いままでの実施例の説明は発光素子として発光サイリスタを念頭に説明してきた。しかし本発明は発光サイリスタに限られるものでなく、例えばレーザサイリスタを用いても全く同様に動作する。以下の実施例にてレーザサイリスタを用いた場合を説明する。

第7回、第8回に実施例4の構造図を示す。これは本発明をレーザに適用した場合を示す。 第7回は本実施例4の平面図を、第8回は断面図を示す。

製造方法を概説する。 N 形 G a A S 基 板 (1) 上に N 形 A 1 G a A s (25)、 P 形 A 1 G a A s (24)、 I 形 (ノンドウブ) G a A s (23)、 N 形 A 1 G a A s (22)、 P 形 A 1 G a A s (21)、 上部電極 (20)を順次積層する (P 形 A 1 G a A s (21)と上部電極 (20)との間にオーミック接触を良好とするために P 形 G a A s 層 を挟む場合もある)。

よる光遮蔽模を設ける必要がある可能性があるからである。次にホトエッチングによりコンタクト
穴(C1)を設け、転送クロックライン用の配線金属を蒸着またはスパッタ等により形成し、ホトエッチングにより転送クロックライン(φι、 φ2、φ1)を形成する。そして最後にへき開等の手法によりレーザ光出力側の端面を平行度よく形成し、本実施例の構造ができあがる。

尚レーザの構造は本構造にかぎられるものではなく、例えばTJS形、BH形、CSP形、VSIS形等を用いてももちろんよい(S. M. S2e 著、Physics of Semiconductor Devices, 2nd Edition pp724-730)。また材料についてもAIGaAsを主体に説明したが、これ以外の材料(例えばAIGalnP、lnGaAsP、ZnSe等)であってもよい。

尚、以上述べてきた本発明の一連の実施例は基板として半導体基板を用い、 その電位を零ポルト (接地)とした例を示してきたが、 本考案はこれに限られず基板として他の物質を用いてもよい。 もっとも近い例でいえばクロム (Cr) 等をドウ

、次にホトエッチングにより上部電極(20)を図 中 N 形 A I G a A s 唐 (2 5) の 幅 と 同 じ 幅 を 持 つ 長 方形に加工し、 これをマスクとして、 P形AIGa As(21) ~ P形AIG aAs(24) の各層をエ ッチングする。 この時に素子間の分離溝(50) が形成される。 次にホトエッチングにより同じ上 部電極 (20) をさらにエッチング し、 10 д я 以 下の幅を持つストライプ状パターン(レーザサイ リスタの電流注入部)を設ける。 これをマスクと して、 P形AIGaAs(21) N形AIGaAs(2 2) の層をエッチングする。 N 形 A I G 2 A s (2 2) 層は全部除去せず一部残すようにする。 さらにホ トエッチングにより切込み構(55)を形成する。 そして絶縁膜(30)を成膜する。 この絶縁膜は 絶縁と光遮蔽の二つの機能を持つようにしたもの が望ましく、複数種類の膜をもちいて形成しても よい。この絶嫌膜として例えばS: 0 2膜を使用し た場合、GaAsの発光波長である870mmを透過 するため、光結合を誘発する可能性があり、その 間に例えば非晶質シリコンのような光吸収物質に

プした半絶録性 G a A s 基 板上に実施 例の n 形 G a A s 基板に相当する n 形 G a A s 層を形成し、この上に実施例で説明した構造を形成してもよい。 また例えばガラス、アルミナ等の絶録 基板上に半導体膜を形成し、この半導体を用いて実施例の構造を形成してもよい。

また実施例で示してきた構成において、 済電型の P と N を それぞれ逆転してもパイプス条件等を反転すれば全く同様に動作し、 本発明の範囲に含まれる。

<応用例>

以上の実施例にて説明してきた自己走査可能な発光素子アレイは先の発明(特顯昭 6 3 - 6 5 3 9 2、「発光素子アレイとその駆動方法」)と同じく各種応用が期待できる。例として先の発明においても説明したが光走査の密着イメージセンサ、光ブリンタの書き込みヘッド、ディスプレイ等が挙げられ、これらの機器の低価格化、高性能化に大きな寄与をすることができる。

【発明の効果】

特開平2-92650 (8)

以上述べてきたように、本発明は発光器子アレイ間を抵抗で接続する。 とにより、より簡単な製造工程にて製造できるようにしたものであり、 この発明により、 先の発明で示した利点、 即 5、 ワイヤボンディングの数の間題、 駆動 I C の間題、コンパクト化、 短ビッチ化等の種々の問題をさらに容易に解決する。とができる。

また本発明は先の発明と同じく密替イメージセンサ、光ブリンタ、ディスプレイ等へ応用でき、これらの機器の性能向上、低価格化に大きく寄与することができる。


4. 図面の簡単な説明


第 1 図は実施例 1 の発光素子プレイの等価回路 図、第 2 図は発光サイリスタの特性図、第 3 図は 実施例 2 の断面図、第 4 図は実施例 2 の平面図、 第 5 図は実施例 3 の平面図、第 6 図は実施例 3 の 断面図、第 7 図は実施例 4 の平面図、第 8 図は実 施例 4 の断面図、第 9 図は発光サイリスタの 構造を示す断面図、第 1 0 図は発光サイリスタの 電流一電圧特性を示す図、第 1 1 図は3 端子サイ

 3
 3
 4
 4
 5
 5
 5
 5
 5
 5
 5
 5
 5
 6
 6
 6
 6
 6
 6
 6
 6
 6
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7
 7

特許出願人 日本板硝子株式会社代理人 弁理士 大 野 精 市











第 2 図


特開平2-92650 (9)
























第 9 図


特開平2-92650 (10)














第16 図

第1頁の続き

G 09 G 3/32 H 01 L 33/00

識別記号

庁内整理番号

6376-5C 7733-5F

J